ASIC設(shè)計
高效的ASIC設(shè)計方法流程

高效的ASIC設(shè)計方法流程


關(guān)鍵設(shè)計技術(shù):


  • 代碼凈化/代碼覆蓋

  • DFT/綜合/低功耗分析

  • 約束和 CDC 檢測

  • 用于 HPC 的 DCT-SPG/RCP 物理合成

  • UPF/CPF 低功耗設(shè)計

  • 用于低功耗優(yōu)化的多位寄存器

  • MBIST 設(shè)計(共享總線模型)用于高速 CPU 內(nèi)核(A7/A15 等)

  • 具有高覆蓋率的低/全速 DFT 設(shè)計

  • DFT 邏輯/物理感知診斷流程

  • 布圖/電源計劃和 ESD/閂鎖檢查方面的專家

  • 高效的時序預(yù)算設(shè)計流程

  • 凹凸分配和 RDL 路由

  • Cadence CCOpt CTS 用于高性能設(shè)計和功耗優(yōu)化

  • MCMM 時序/功耗優(yōu)化

  • 低功耗設(shè)計實現(xiàn)

  • 啟用 DFM 實施和自動修復(fù)

  • MCMM STA/SI 時序簽收

  • 靜態(tài)/動態(tài) IRDrop 電源簽收

  • EM 簽收(電源/信號)和 DFM 簽收

  • DRC/LVS/ERC 簽收

  • 用于 ESD 檢查的 PERC 簽核

  • 函數(shù)模式生成和驗證

  • DC/AC ATPG 正常和診斷模式生成和驗證